李兆麟
【姓名】 李兆麟
【职称】 讲师;
【研究领域】 无线电电子学;计算机硬件技术;
【研究方向】
【发表文献关键词】 内建自测试,可测性设计,单扫描链,最小测试应用时间,多扫描链,专用集成电路,测试生成,奇偶树,测试应用时间,连线复杂度,区间构造,可测试性,寄存器,设计技术,偶敏感故障,扫描链,ASIC,硬件开销,触...
【工作单位】 哈尔滨工业大学
【曾工作单位】 哈尔滨工业大学;清华大学;北京大学;
【所在地域】 哈尔滨
今年新增/文献篇数 核心期刊论文数 基金论文数 第一作者篇数 总被引频次 总下载频次
0/9 8 2 7 119 1416
中国期刊全文数据库    共找到9篇
[1]李兆麟,盛世敏,吉利久,王阳元.基于单元故障模型的树型加法器的测试[J]计算机学报.2003,(11)
[2]李兆麟,田泽,于敦山,盛世敏.基于计数器实现的加法器自测试[J]微电子学.2003,(01)
[3]张伟,李兆麟,张闯,汪东升.一种基于JTAG的嵌入式微处理器片上可调试系统[J]计算机工程与应用.2004,(12)
[4]李兆麟,叶以正.全扫描设计中多扫描链的构造[J]电子学报.2000,(02)
[5]李兆麟,曾毅,叶以正,毛志刚.利用奇偶树实现测试响应压缩[J]微电子学.2000,(05)
[6]李兆麟,叶以正,毛志刚.基于多扫描链的内建自测试技术中的测试向量生成[J]计算机学报.2001,(04)
[7]李兆麟,叶以正,毛志刚.内建自测试中多输入特征寄存器的硬件开销的减少[J]微处理机.2001,(01)
[8]李兆麟,叶以正,毛志刚.通过单扫描链的构造实现最小测试应用时间[J]计算机学报.1999,(12)
[9]曾平英,李兆麟,毛志刚.ASIC可测试性设计技术[J]微电子学.1999,(03)
更多
承担国家科研项目    共找到1个
[1]李兆麟;.系统芯片测试方法学中关键技术的研究[A].北京大学;.项目经费 20万元.2001-03-31.资助文献数 3 篇
更多